從台積電到聯發科，蔡力行在 ISSCC 喊話：半導體業該賣的不再是晶片

本文整理自 ISSCC 2026 全體演講，2026 年 2 月發表。

{{< youtube da2TaFhbACE >}}

---

十分鐘董事會之後的漫長旅程

2009 年 6 月 11 日上午，台積電董事會上，創辦人張忠謀主動提案，不到十分鐘就通過了一項人事案：時任總執行長蔡力行（Rick Tsai）卸任。前一天股東會才剛結束，蔡力行被告知異動，隔天就走人。這是臺灣半導體史上最戲劇性的權力交接之一。

蔡力行 1989 年加入台積電，從唯一一座晶圓廠的副廠長做起，一路升到總經理暨營運長，2005 年接替張忠謀出任執行長。他以嚴格的績效管理著稱，業界暱稱「鐵血 CEO」。但 2008 年金融海嘯期間，他推動的強勢裁員方案成為導火線，一位資深員工的父親寫信向張忠謀求情，調查後發現蔡力行的說法與事實有出入，信任基礎動搖，最終導致他離開執行長的位置。

離開台積電核心管理層後，蔡力行並沒有馬上離開台積電體系。他被調任新事業組織總經理，後來負責台積電切割出來的固態照明和太陽能兩家子公司，直到 2013 年底才正式離開。接著他在 2014 年轉戰中華電信擔任董事長，推動臺灣 4G LTE 搶先開台。2016 年底卸任後，迎來了職涯的第三幕。

雙蔡共治：聯發科的新章

2017 年 3 月，聯發科宣布延攬蔡力行，同年 7 月正式就任共同執行長暨集團副總裁，與創辦人蔡明介形成「雙蔡共治」的格局。這個消息在業界引起不小的震動。一個在台積電以鐵血管理聞名的經理人，要來領導一家以工程師文化為傲的 IC 設計公司，許多人並不看好。

蔡力行加入時，聯發科股價大約在 260 元左右，市場定位停留在「中低階手機晶片王者」的印象中。高通在旗艦市場佔據絕對優勢，聯發科被貼上「快老二」的標籤。但蔡力行和蔡明介做了一個關鍵決策：在 5G 時代不重蹈 4G 時期猶豫不決的覆轍，大膽押注 Sub-6 GHz 頻段搶攻中國市場，同時布局毫米波技術瞄準美日。2019 年 11 月，聯發科發表天璣 1000，成為全球第一家推出 5G SoC 的公司。

結果說明了一切。蔡力行上任三年後的 2020 年 7 月，聯發科市值首度突破一兆元新臺幣，成為台股第三家兆元級公司。到了 2024 年，聯發科全年營收達到 5,306 億元新臺幣，年增 22.4%，手機美元營收首度破百億美元。天璣旗艦晶片從 9000 到 9400、再到 2025 年的 9500，一路從 4 奈米推進到台積電第三代 3 奈米，連續六季拿下全球手機處理器市佔第一。那個「快老二」的標籤，已經不適用了。

第三條成長曲線：從手機到資料中心

但蔡力行在 ISSCC 講台上談的不是手機。他把整場 28 分鐘的演講，全部用來談雲端 AI 和資料中心的半導體需求。這不是隨興發揮，而是聯發科正在進行的一場深層轉型的公開宣言。

聯發科這幾年最重要的策略佈局，是切入資料中心客製化晶片（ASIC）市場。第一個 ASIC 專案據報導與 Google 的 TPU 相關，2026 年營收目標超過 10 億美元，2027 年預計達到數十億美元的規模。第二個 ASIC 專案也已經到手，預計 2028 年開始貢獻營收。聯發科的目標是在 2028 年至少 500 億美元的 AI ASIC 市場中拿下 10% 到 15% 的市佔率。如果這個計畫成功，到 2027 年 ASIC 對整體營收的貢獻將達到約 20%，手機佔營收比重將首次降到五成以下。

這個轉型的技術基礎就是互連（interconnect）技術。聯發科已經擁有自研的 112Gb/s SerDes DSP，224G SerDes 也完成矽驗證，400G 和 448G 正在開發中。同時布局共封裝光學（CPO）和矽光子異質整合。在 ISSCC 的歷史上，聯發科是臺灣唯一連續 23 年有論文入選的公司，累計超過百篇。2025 年更以 212.5Gb/s PAM4 收發器拿下 Chandrakasan 傑出論文獎，證明這不只是量的積累。

理解了這個背景，再回頭看蔡力行在 ISSCC 上說的那句話，就不只是泛泛的產業呼籲了。他說：「就在一年前，我還在想的是怎麼賣更多晶片和互連 IP 給客戶。但現在，我們必須往上走，從半導體技術、IP，一路走到系統層級，走到機架。」這是他自己公司正在走的路。

從晶片思維到機架思維

蔡力行在演講中提出的核心主張，可以用一句話概括：半導體產業必須從「賣晶片」的思維，升級到「提供機架級解決方案」的思維。這不是空話，背後有很清楚的商業邏輯。

他的論證是這樣的。AI 經濟的核心基礎設施是資料中心，資料中心的基本運算單元是機架（rack）。每個機架裡裝了十幾到二十幾片運算刀鋒（blade），每片刀鋒本身就是一個高度異質整合的平台，裡面有 XPU（AI 加速器）、CPU、DPU（資料處理單元），搭配高速互連和冷卻系統。這些元件必須作為一個整體被最佳化，而不是各自為政地追求單項指標。

衡量機架好壞的指標只有兩個：效能功耗比（performance per watt）和效能總持有成本比（performance per TCO）。前者決定能不能在能源牆到來之前持續擴展運算力，後者決定 AI 運算的價格能不能便宜到所有人都用得起。蔡力行拿網際網路做類比：現在大家幾乎不覺得自己在為上網付費。AI 也必須走到這一步。

這個觀點對整個臺灣半導體生態系都有深遠的意義。過去臺灣的半導體公司各管各的：台積電做晶圓代工，聯發科設計晶片，日月光做封測，各自把產品賣給客戶。但在蔡力行描述的未來裡，這些公司需要一起坐下來，共同設計一個機架級的解決方案。晶片設計要跟封裝同步最佳化，封裝要跟散熱和供電同步考量，互連要跟記憶體頻寬匹配。這是一個系統工程問題，不是任何單一環節能獨力解決的。

四張考卷：運算、記憶體、互連、封裝

蔡力行接著把這個系統工程問題拆成四大技術挑戰。

運算核心的推進靠的還是製程微縮，從 4 奈米到 1.4 奈米，電晶體密度提升了約 2.5 倍。但他強調，光靠微縮不夠。設計技術與製程技術的協同最佳化，有時能帶來相當於半個製程節點的額外效能，這種跨領域合作省下的投資以數十億美元計。工作電壓從 0.55 伏特降到 0.45 伏特，也能帶來兩倍的功耗改善。他還特別感謝數學家對運算架構最佳化的貢獻，這在半導體會議上是不常聽到的致謝。

記憶體是成本最沉重的一環。蔡力行透露，記憶體現在占 XPU 物料成本的約 50%，也就是說一顆 AI 加速器有一半的錢花在記憶體上。訓練任務靠高頻寬記憶體（HBM），推論任務越來越多用 DDR 和 SRAM 來壓低成本。同時，近記憶體運算和記憶體內運算等新架構也在發展。產業對記憶體的要求很明確：更寬的頻寬、更高的可靠性、充足的產能，最好價格還別太離譜。

互連是蔡力行個人花最多時間談的領域，也難怪，因為這正是聯發科重押的技術方向。在 chiplet 架構下，晶粒對晶粒、封裝對封裝、板對板、機架對機架，每一層都需要互連。但互連不產生運算力，它消耗的是運算晶粒辛苦產生的功率和延遲。蔡力行用了一個精準的比喻：互連是對運算力課的「稅」。降低這個稅率是聯發科 SerDes 和 CPO 技術的核心使命。

封裝是最後一個，也是最具視覺衝擊力的挑戰。蔡力行預測封裝面積將從目前不到一萬平方毫米，成長到一萬到兩萬平方毫米。他用了一個全場難忘的比喻：從 iPod Nano 的大小，變成 iPad Pro Max 的大小。在這個尺度下，散熱、供電、機械應力全部成為嚴峻問題，需要矽工程師、機械工程師和材料科學家同場作戰。

走過低谷的人，看得見更遠的牆

蔡力行在演講最後，對 ISSCC 社群發出了一項具體的十年挑戰：光罩尺寸放大 40 倍、頻寬密度提高 20 倍、供電密度提高 20 倍，三者相乘等於效能功耗比提升 100 倍。他坦承，根據他看到的路線圖，現有技術大致能撐到 2030 年，但之後的路「至少對我來說，不清楚」。

2023 年 12 月，蔡力行獲頒全球半導體聯盟（GSA）的「張忠謀博士模範領袖獎」，由台積電董事長劉德音頒獎，張忠謀本人透過預錄影片致賀。這是他 2009 年離開台積電核心管理層以來，首度獲得老東家創辦人的公開肯定。從某個角度來看，這個獎是一個句點，也是一個起點。

蔡力行的職涯跨越了晶圓代工、電信、IC 設計三個截然不同的產業。他在台積電學會了如何把製程技術推到極限，在中華電信看到了基礎設施建設的挑戰和節奏，在聯發科則帶領一家公司從手機晶片轉向資料中心 ASIC。這三段經歷疊加起來，讓他比多數半導體高階主管更早意識到一件事：未來的競爭不在單顆晶片的效能，而在整個系統的功耗、散熱、互連效率。

他在 ISSCC 講台上說的「我們必須從晶片往上走到機架」，不只是一個產業趨勢觀察，更像是他三十多年職涯經驗的總結。一個走過台積電十分鐘董事會、在聯發科帶出兆元市值的人，站在全球半導體最高的學術講台上，告訴所有人：你們做的晶片再好、IP 再強，如果不能解決機架層級的系統問題，AI 的繁榮撐不過這個十年。這是警告，也是邀請。