蔡力行 ISSCC 演講：AI 的「能源牆」來了，半導體業需要 100 倍效能革命

本文整理自 ISSCC 2026 全體演講，2026 年 2 月發表。

{{< youtube da2TaFhbACE >}}

---

當聯發科掌門人站上「晶片奧林匹克」講台

ISSCC（International Solid-State Circuits Conference）是半導體電路設計領域最頂級的學術會議，業界暱稱「晶片奧林匹克」，至今已有超過七十年歷史。每年的全體演講（plenary talk）邀請的都是產業最具影響力的人物，談的是整個產業未來十年的方向。2026 年站上這個講台的，是聯發科技副董事長暨執行長蔡力行（Rick Tsai）。

蔡力行在臺灣半導體業界的資歷極深。他曾是台積電總執行長，後來轉戰聯發科，帶領這家臺灣最大的 IC 設計公司持續擴張。在這場近半小時的演講中，他沒有談聯發科的產品路線圖，而是直指整個 AI 時代半導體產業面臨的結構性挑戰：運算需求以指數級成長，但能源供給跟不上，如果不發生根本性的技術突破，AI 的繁榮將在 2030 年前撞上一面硬牆。

他用了一個很直白的開場：AI 時代就是 AI 經濟，AI 經濟說白了就是錢。超大規模雲端業者（hyperscaler）正以每年 25% 的複合成長率砸錢蓋資料中心，這股資本洪流推動半導體產業營收逼近一兆美元大關。但錢解決不了物理限制，接下來的瓶頸不是投資意願，而是能源。

能源牆：每半年翻一倍的電力需求

蔡力行演講中最震撼的數字，是關於能源消耗的速度變化。過去在摩爾定律穩定運作的年代，資料中心的能源需求大約每三到四年翻一倍，這是可以管理的節奏。但現在，AI 運算的需求讓這個數字變成了每半年翻一倍，甚至更快。

他舉了一個具體的例子來說明資料中心的規模：一個大型園區（campus site）可能包含十座資料中心，每一座消耗 500 百萬瓦（MW）的電力。一吉瓦（GW）的電力，相當於舊金山全市一天的用電量。這不是某家公司的內部問題，而是整個產業正在面對的結構性瓶頸。

蔡力行特別強調「結構性」這個詞。他的意思是，這不是靠太陽能板、風力發電機、燃氣渦輪機就能補上的缺口。人們確實正在想盡辦法從各種來源取得能源，但需求成長的速度遠超過供給增加的速度。這面能源牆不是「會不會來」的問題，而是「2030 年還是 2035 年撞上」的問題。

回溯源頭，問題出在 AI 運算需求的成長曲線。2012 年以前，摩爾定律提供的每 18 個月效能翻倍，足以應付產業需求。但機器學習從 2012 年起爆發，到 2022 年底生成式 AI 問世，運算需求進入了指數級成長。蔡力行說得很直接：每 18 個月 2 倍的改進，已經不夠用了。更麻煩的是，過去的圖表只反映訓練（training）的需求，現在推論（inference）正在成為更大的主力，需求缺口只會更大。

從賣晶片到賣機架：半導體業的思維革命

面對這個局面，蔡力行提出了一個根本性的思維轉變：半導體公司不能再只想著怎麼賣更多晶片和 IP，而是要往上走，站在資料中心的機架（rack）層級來思考問題。

他的邏輯是這樣的。資料中心是 AI 經濟的核心基礎設施，而機架是資料中心的基本運算單元。每個機架裡裝了十幾到二十幾片運算刀鋒（blade），搭配互連網路和冷卻系統。這些刀鋒本身就是高度異質整合的平台，裡面有多顆 XPU（AI 加速器，包括 GPU、TPU 等各種形式）、CPU、DPU（資料處理單元），全都要協同運作。

在這個框架下，衡量成敗的指標只有兩個：效能功耗比（performance per watt）和效能總持有成本比（performance per TCO）。前者決定了能不能突破能源牆的限制，後者決定了 AI 運算的成本能不能降到夠低，讓所有人都用得起。蔡力行拿網際網路做類比：你現在幾乎不覺得自己在為網路付費，但你確實在付。AI 也必須走到這一步，讓 token 的價格低到使用者無感。

這對臺灣半導體產業的意義很深遠。蔡力行坦言，就在一年前，他自己還在想的是怎麼賣更多晶片和互連 IP 給客戶。但現在他意識到，產業必須往上走到系統層級，與整個生態系一起提供完整的機架解決方案。這不只是聯發科一家公司的轉型，而是整個供應鏈都必須重新定位。

四大技術突破口

蔡力行接著拆解了 AI 加速器（XPU）面臨的四大技術挑戰。這四個方向各自都是龐大的工程課題，合在一起則構成了未來十年半導體創新的主戰場。

運算核心方面，製程微縮仍然是最基本的推動力。從 4 奈米到 3 奈米、2 奈米、再到 1.4 奈米，電晶體密度提升了約 2.5 倍。但光靠微縮不夠。蔡力行特別強調設計技術（design technology）與製程技術（process technology）的協同最佳化，這種跨領域合作有時可以帶來相當於半個製程節點的效能提升，省下數十億美元的投資。此外，降低工作電壓（VDD）從 0.55 伏特到 0.45 伏特，可以帶來兩倍的功耗效率改善。他也點名數學家對應用特定運算架構的貢獻，認為跨學科合作是填補運算缺口的關鍵。

記憶體系統是第二個戰場，而且是花錢最多的。蔡力行透露了一個驚人數字：記憶體現在占 XPU 物料成本（BOM）的約 50%。這代表一顆 AI 加速器，有一半的錢花在記憶體上。訓練任務主要依賴高頻寬記憶體（HBM），推論任務則越來越多使用 DDR 和 SRAM 以壓低成本。同時，近記憶體運算（compute-near-memory）和記憶體內運算（compute-in-memory）等新架構也在發展中，目標是降低資料搬移的功耗。產業對記憶體的要求很明確：更寬的頻寬、更高的可靠性（因為是以已知良晶粒 KGD 的形式直接封裝在 XPU 上）、以及充足的產能供給。

互連技術是蔡力行自認最「又愛又恨」的領域。在 chiplet 架構下，晶粒對晶粒（die-to-die）、封裝對封裝、板對板、機架對機架，每一層都需要互連。但互連本身不產生運算力，它消耗的是運算晶粒辛苦產生的功率和延遲預算。蔡力行用了一個精準的比喻：互連是我們對運算力課的「稅」。所以互連技術的目標很簡單，就是讓這個稅率越低越好，必須做到極速、極低功耗。共封裝光學（co-packaged optics）是目前最受矚目的方向。聯發科在高速 SerDes 領域已有深厚積累，連續 23 年在 ISSCC 發表論文，近年更以 212.5Gb/s PAM4 收發器拿下 Chandrakasan 傑出論文獎。蔡力行在演講中也忍不住插嘴炫耀了一下團隊的成績。

先進封裝是第四個挑戰，也是最直觀的。蔡力行預測，到 2030 年，晶片封裝的面積將從目前不到一萬平方毫米，成長到一萬到兩萬平方毫米。他用了一個讓全場印象深刻的類比：目前的封裝大小大約是一台 iPod Nano，未來會變成一台 iPad Pro Max。在 2.5D（如台積電的 CoWoS）和 3D 堆疊技術的推進下，封裝內部的散熱管理和供電設計成為極其嚴峻的工程問題。當一個封裝要承受極高的功耗密度，又要經歷製程中的高溫，機械應力、材料科學、熱管理全部成為關鍵瓶頸。蔡力行說，這不再只是矽工程師的事，機械工程師和材料科學家都必須加入戰局。

十年 100 倍：ISSCC 社群的終極挑戰

演講最後，蔡力行對 ISSCC 社群發出了一項具體的挑戰。他承認，根據他看到的產業路線圖，現有的技術發展大致可以撐到 2030 年。但 2030 年之後呢？路徑不清楚，需要的是截然不同量級的創新。

他給出了三個具體的十年目標：光罩尺寸（reticle size）放大 40 倍、頻寬密度提高 20 倍、供電密度提高 20 倍。這三者相乘，就是效能功耗比提升 100 倍。這不是漸進式的改善，而是需要在基礎物理和工程實踐上同時取得突破。

這個 100 倍的數字值得仔細想一下。過去半導體產業靠摩爾定律，每年自然獲得的效能提升大約在 15-20% 左右。十年累積下來，大概是 4-6 倍。蔡力行要求的是 100 倍，這意味著摩爾定律貢獻的部分只能算零頭，剩下的巨大缺口必須靠架構創新、封裝突破、互連革命、甚至全新的運算典範來填補。

對臺灣半導體產業來說，這場演講的訊號很清楚。無論是台積電的先進封裝、聯發科的互連 IP、日月光的封裝技術，還是整個 IC 設計產業鏈，未來十年的競爭已經不是比誰的晶片跑得快，而是比誰能在系統層級解決功耗、散熱、互連這些「不性感但致命」的問題。蔡力行在 ISSCC 講台上的這番話，某種程度上是替整個產業畫出了下一個十年的考卷。